４ＫＥｃ® ハードＩＰコア

• 設計期間の短縮、リソースの使用効率の向上と迅速な市場投入を可能にするハードIPコア
• 高性能MIPS32アーキテクチャに準拠
• 最大40%のアプリケーション・メモリ要件を削減可能なMIPS16e™コード圧縮
• より優れた柔軟性とより高い性能を実現するための8KB命令および8KBライトバック・データキャッシュ
• 命令およびデータ向けスクラッチパッド・インターフェース
• 容易なコプロセッサ接続とサポートを可能にするコプロセッサ2 (COP2)インターフェース
• アプリケーション性能に影響を及ぼすことなく消費電力を削減可能な広範囲なクロックゲート
• トレースおよび高速ダウンロードを実現した拡張されたJTAG (EJTAG)デバッグにより迅速で容易なデバッグが可能
• 全ての主要オペレーティング・システムおよびコンパイラ・ツールチェーンや、サードパーティによる数百の開発ツールがMIPSアーキテクチャをサポート
• BISTおよびフル・スキャンを含む検証機能
• SoC製品の付加価値と競争力の向上を実現するユーザーの独自命令の追加（CorExtend）機能をサポート

ハード・マイクロプロセッサ・コア

• 175 MHz1 （.18μm G TSMCプロセス）
• 233 MHz1 （.13μm G TSMCプロセス）

32ビット MIPS32 拡張アーキテクチャ

• 32ビット・アドレスおよびデータパス
• TLBを搭載したメモリ管理ユニット
• ビットフィールド命令
• ベクタ割り込み

MIPS16eコード圧縮

• 最大40％のメモリ要件を低減
• コード密度を向上するための32ビット命令の16ビット・エンコード
• アドレスおよび定数の効率的なロードのための特別なPC関連命令
• サブルーチン内でのスタック・フレームのセットアップおよび分解のためのSAVE & RESTOREマクロ命令

メモリ管理ユニット

• 32デュアルエントリJTLB

固定キャッシュ

• 8K/8K命令およびデータキャッシュ
• 2ウェイ・セットアソシアティブ
• ライトバックもしくはライトスルー

整数乗算/除算ユニット

• 高速MDU
• 最大命令レート：1つの32x16乗算/サイクル
• 最大命令レート： 1つの32x32 乗算/2クロックに1回
• スクラッチパッド・インターフェース

汎用コプロセッサ(COP2)インターフェース

• 外部コプロセッサへの32ビット・インターフェース

電力管理

• 最小周波数： 0 MHz
• 省電力モード (WAIT命令によって起動)
• クロックゲートの使用によりサポート

EJTAGデバッグ

• シングル・ステップ向けサポート
• 仮想命令およびデータアドレス・ブレイクポイント

開発サポート

• MIPS® SDE GNUベースのツールチェーン、MIPSsim™命令セット・シミュレータ、MIPS DSPライブラリ： Windows、LinuxおよびSolarisオペレーティング・システム用にライセンス取得が可能
• 完全なサードパーティ開発ツールの提供

¹周波数はワーストケース(SS process corner, Vdd nom - 10%, Tj=125 oC) 完全な入力クロック時