ＭＩＰＳ３２® ２４Ｋｃ® ハードＩＰコア

• 261 MHz1（.18μm G TSMCプロセス）
• 大幅な開発期間の短縮とリソースの使用効率の向上、迅速な市場投入を実現
• 高性能MIPS32アーキテクチャに準拠
• 優れた柔軟性と高性能のための16KB命令および16KBライトバック・データキャッシュ
• スクラッチパッド・インターフェース (最大1 Mバイト)
• 容易なコプロセッサ接続をサポートするコプロセッサ2 (COP2)インターフェース
• アプリケーション性能に影響を及ぼすことなく消費電力を削減可能な広範囲なクロックゲート
• トレースおよび高速ダウンロードを実現した拡張されたJTAG (EJTAG)デバッグによる迅速で容易なデバッグが可能
• MIPSアーキテクチャをサポートする、全ての主要オペレーティング・システムおよびコンパイラ・ツールチェーンや、サードパーティによる数百の開発ツールによるサポート
• BISTおよびフル・スキャンを含む検証機能

32ビットMIPS32®アーキテクチャ

• 8段パイプライン
• 32ビット・アドレス
• キャッシュおよび外部インターフェースへの64ビット・データパス
• ベクタ割り込みおよび外部割込みコントローラサポート

スクラッチパッド・データ RAM サポート

• 命令およびキャッシュ構成とは独立したスクラッチ・パッド・メモリ
• 外部アクセスとDMAのための64ビットOCPインターフェース
• 最大1 MBまでのメモリアレイのサポート
• コア・パイプラインのバックストールを可能にするインターフェース・サポート

メモリ管理ユニット(MMU)

• 4 エントリ命令TLB
• 8エントリ・データTLB
• 32デュアルエントリのジョイントTLBと可変ページサイズ
• アドレス・マップ、あるいは、保護を必要としないアプリケーション用のオプションのfixed mapping translation (FMT)

バス・インターフェース・ユニット(BIU)

• Open Core Protocol (OCP 2.X) を実装
• メモリとL1キャッシュ間のデータ転送を効率よくするための64ビット・リードライト・データ・バス
• 4 エントリ・ライト・バッファ

整数演算/除算ユニット (MDU)

• 32X32 MAC命令向けの完全にパイプラインに最適化されたシングルサイクルのリピート・レート

電力制御

• 最小周波数: 0 MHz
• パワーダウン・モード (WAIT命令により起動)

EJTAGデバッグ

• シングル・ステップのサポート
• 仮想命令およびデータ・アドレスのブレークポイント
• PCおよびデータのトレース機能

汎用コプロセッサ(COP2)インターフェース

• ユーザーが定義するコプロセッサ用64ビット・インターフェース

開発サポート

• MIPS® SDE GNUベースのツールチェーン、MIPSsim™命令セット・シミュレータ、MIPS DSPライブラリ： Windows、LinuxおよびSolarisオペレーティング・システム向けのライセンス
• 完全なサードパーティ製開発ツールの提供

¹ワーストケースの動作周波数 (SS process corner, Vdd nom - 10%, Tj=125 oC) 完全なクロック入力時
²16K/16K キャッシュ