MIPS32® 34K™ コア・ファミリーは、組み込みアプリケーションにおけるマルチスレッドの利用を可能にするMIPS® MT ASEを実装しています。複数のソフトウェア・スレッドを平行に処理する34Kコアは、メモリ遅延を効率化し、わずかなダイサイズの追加でシステム性能の向上とコストの削減を可能にします。34Kコア・ファミリーは、リアルタイムのタスクに専用の処理バンド幅を割り当てる機能を提供することで、組み込みアプリケーションのリアルタイムの要求に対応しています。

概要
特長
仕様
資料

システムコストの削減
高い処理能力により、既存のソフトウェア資産を有効に活用して各機能を単一の34Kコア上で実行する事が可能です。
設計における柔軟性
34Kコアは、最大限の柔軟性を実現するために、最大2つのVPE（Virtual Processing Element）(OSが必要とするMIPS32アーキテクチャの機能資源)と最大５つのTC(Thread Context)（ユーザー・アプリケーションが必要とするMIPS32アーキテクチャの機能資源）で構成することが可能です。アプリケーションによっては、2ウェイSMP（対称性マルチプロセッシング）OSを２つのVPE上で動作させたり、VPE毎に個別のオペレーティング・システムで動作させることも可能です。
迅速な開発
34Kコア・ファミリーは、様々な業界標準ソフトウェアやツールによってサポートされています。

MIPS32® アーキテクチャ

9段パイプライン
32ビット・アドレス・パス
キャッシュおよび外部インターフェース向けの64ビット・データ・パス

MIPS® MT ASE (特定アプリケーション向け拡張機能)

最大2つのVPEと5つのTCをサポート
QoSスケジューリング機能のためのポリシー・マネージャ
TC間での高効率のメッセージおよびデータ変換のためのInter-Thread Communicationメモリ
MIPS DSP ASE

MIPS DSP ASE

追加された3組のアキュムレータ・レジスタ
部分データ・タイプ (Q15, Q31)
飽和演算
2x16bもしくは4x8b上での同時SIMD命令処理

プログラマブル・メモリ管理ユニット

VPE 毎の16/32/64デュアル・エントリJTLB
ソフトウェア管理下で共有可能なJTLB
MT に最適化された4-8エントリITLBと8エントリDTLB
Fixed Mapping Translation (FMT)機能オプション

プログラマブルL1キャッシュ・サイズ

独自構成が可能な命令およびデータキャッシ：0/8/16/32/64KB
4ウェイ・セット・アソシアティブ
最大9のアウトスタンディング・ロード
ライトバックおよびライトスルーのサポート
キャッシュライン・ロック・サポート

Scratchpad RAM (SPRAM)サポート

命令およびデータのための個別RAM
外部DMAのための 2つの64ビットOCPインターフェース

バス・インターフェース・ユニット(BIU)

32ビット・アドレスと64ビット・データを搭載したOCPインターフェース
1、1.5、2、2.5、3、3.5、4もしくは5のコア/バス・クロック倍率が可能なOCPインターフェース

乗算/除算ユニット

クロック・サイクル毎に1回ずつ繰り返される32x32乗算

Coprocessor 2 Interface

ユーザーが設計したコプロセッサのための64ビット・インターフェース
スレッド・サポートオプション

CorExtend™

ユーザー定義命令の追加が可能

電力制御

最小周波数: 0 MHz
パワーダウン・モード (自動およびプログラムによる管理)
ソフトウェア管理によるクロック・ドライバ
ファイングレイン・クロック・ゲートのサポート

EJTAGデバッグ

シングル・ステップサポート
命令アドレスおよびデータ・アドレス/値ブレイクポイント
マルチCPUデバッグ向けに連鎖可能なTAP管理
PC、データ・アドレスおよびデータ値トレースと圧縮

MIPS16e™ コード圧縮

メモリ要求を40％削減

プロセス	65nm G
動作周波数（ワーストケース）	704 MHz
コアサイズ	1.02 mm2 (コアのみ、GDSIIデータベースでフルレイアウト後)
消費電力	0.24 mW/MHz (コアのみ)
注: 動作周波数、消費電力およびダイサイズは、コア機能構成、シンセシス、シリコン・ベンダー、プロセスおよびセル・ライブラリによって異なります。

MIPS32® 34K™コア - 簡単な概要

TC: スレッド･コンテキスト - MIPS32® アーキテクチャユーザーステート

VPE: バーチャル・プロセッシング・エレメント - OSのみで見ることの出来るMIPS32アーキテクチャステート

34Kc™コア:ベース・コアは、MIPS® MT および DSP ASEを実装.

34Kf™コア: IEEE 754仕様に完全準拠なハードウェア浮動小数点サポートを追加

34K™ Proコア: 34Kc Pro および34Kf Pro には、CorExtend™ 機能を搭載

SoC設計のボトルネックを、“マルチスレッド技術”が解消 (.pdf)[jp]

v1.02 (328 KB)

MIPS® MT Principles of Operation (.pdf)

v1.00 (223 KB)

Programming the MIPS32® 34K™ Core Family (.pdf)

v1.3 (1.05 MB)

ご不明点・ご質問に関しましては、こちらまでお問い合わせください。

Embedded Systems Europe記事
SoC設計のボトルネックを、“マルチスレッド技術”が解消[jp]

ＭＩＰＳ３２® ３４Ｋ™ ファミリー