MIPS64®アーキテクチャは、64ビットエンベデッドプロセッサの新しい性能指標を確立します。これは、次世代の高性能MIPS®プロセッサの基盤を成し、MIPS32® の32ビットアーキテクチャには上位互換性を達成しています。MIPS®アーキテクチャは、強固な命令セットや32ビットから64ビットのスケーラビリティ、ソフトウェア開発ツールの利用可能性、そしてMIPS Technologiesの多数のライセンシーから得られる広範なサポート故に、業界をリードするエンベデッドアーキテクチャとなっています。MIPS64アーキテクチャは、以前のMIPS IV™ およびMIPS V™ 命令セットアーキテクチャ(ISA)のスーパーセットであり、実績に証明されたメモリ管理と以前はR4000™ /R5000®のMIPSプロセッサに装備されていた特権モード制御メカニズム、そして特に組み込み用途のために作られた新しい強力な命令を組み込んでいます。強力な新しい特長を組み込み、特権モード命令を標準化し、過去のISAをサポートし、MIPS32アーキテクチャからのアップグレードパスを提供することにより、MIPS64アーキテクチャは、MIPSプロセッサをベースとする今後の開発全てに強固で高性能な基礎を提供することになります。

MIPS64アーキテクチャは、固定長に規定された命令セットに準拠し、ロード/ストア・データモデルを使用しています。このアーキテクチャは、最適化された高級言語の実行をサポートするように最適化されています。算術演算および論理演算は3オペランドフォーマットを使用し、コンパイラが複雑な命令列を最適化できるようにしています。32個の汎用レジスタを利用できるため、コンパイラは、頻繁にアクセスするデータをレジスタの中に置いておくことにより、コード生成の最適化をさらに進めることができます。

このアーキテクチャは、広く普及しているR4000/R5000クラスのプロセッサから特権モード例外処理およびメモリ管理機能を引き出します。1セットのレジスタは、キャッシュ、MMU、TLB、その他各コアに実装されている特権機能の配置を反映しています。MIPS32アーキテクチャ互換モードにより、変更することなくMIPS64上で32ビットコードを走らせることができます。下位互換性を持たせ、特権モードとメモリ管理を標準化し、情報をコンフィギュレーションレジスタ経由で提供することで、MIPS64アーキテクチャでは、リアルタイムOSやアプリケーションコードは、一度実装すればMIPS32/MIPS64両プロセッサファミリーに今後登場するメンバーで再度使用できるようになっています。

高性能なキャッシュおよびメモリ管理方式の柔軟性は、引き続きMIPSアーキテクチャの長所です。MIPS64アーキテクチャは、はっきりと定義されたキャッシュ制御オプションによってこの長所をさらに広げています。命令およびデータキャッシュのサイズは、256バイトから4Mバイトまで変化させることができます。データキャッシュは、ライトバックかライトスルーのいずれかの方式を採用することができ、キャッシュ無しのオプションも指定できワす。メモリ管理メカニズムは、TLBまたはブロックアドレス変換（BAT）のいずれかの方式を選べます。TLBを採用すれば、MIPS64アーキテクチャは、Windows® CEのメモリ管理要求を満たします。

データストリーミングと述語オペレーションの増強により、増え続けるエンベデッド市場の計算要求を満たしています。条件付データ移動およびデータキャッシュプリフェッチ命令を標準化し、通信やマルチメディアで使用する際のシステムレベルのデータスループットを改善しています。

固定小数点DSPタイプの命令により、マルチメディア処理がさらに改善されています。これらの命令は、以前は一部の64ビットMIPSプロセッサでしか利用できなかったMultiply(MUL)、Multiply and Add(MADD)、Multiply and Subtract(MSUB)および"count leading 0s/1s"を含み、オーディオ、ビデオ、マルチメディア等のデータストリームの処理のパフォーマンスを、システムにDSPハードウェアを追加することなく改善することができるようになっています。

パワフルな64ビットの浮動小数点レジスタと実行ユニットにより、いくつかのDSPアルゴリズムの処理やリアルタイムのグラフィック計算のタスクを高速化しています。命令対により2つの32ビット浮動小数点オペランドが1つの64ビットレジスタにパックされ、単一命令複数データ(SIMD)演算が可能になっています。これにより、従来の32ビット浮動小数点ユニットと比較して2倍の実行速度が実現します。浮動小数点演算は、オプションとしてソフトウェアでエミュレートすることもできます。

MIPS64アーキテクチャは、64ビットデータで動作する一方で、32ビット/64ビット両方のアドレッシングモードを搭載しています。これにより、64ビットのアドレッシングに必要な追加メモリーが無くても64ビットデータの恩恵を受けることができるようになっています。32ビットファミリーからの移行を容易にするため、このアーキテクチャは32ビット互換モードを備えており、このモードで全てのレジスタとアドレスが32ビット幅となり、MIPS32アーキテクチャにある全ての命令が実行されます。

特長

R4000/R5000のTLBおよび特権モード拡張機能を持つ64ビットMIPS RISCプロセッサ命令セット
MIPS IVTMおよびMIPS VTMのISAと完全互換
DSPオペレーションを標準化：multiply(MUL)、multiply and add(MADD)、およびcount leading 0/1ｓ(CLZ/O)
特権キャッシュ・ロード/コントロール・オペレーション
エンベデッドシステム最適化のための2つのアドレッシングモード：
32ビットのアドレッシングと64ビットのデータ(MIPS32のアドレッシングを維持)
完全な64ビットアドレスとデータオペレーション(MIPS IVおよびMIPS VのISA互換)
MIPS32の32ビットアーキテクチャ標準と下位互換性
ほとんどのフォーマットの3オペランド命令(3レジスタ、2レジスタ＋イミディエート)、分岐/ジャンプオプション、および遅延ジャンプ命令を備えた強固なロード/ストアRISC命令セット
32個の汎用64ビットレジスタ(GPR)
2つの乗算/除算レジスタ(HIおよびLO)
オプションの浮動小数点サポート
32個の倍精度64ビット浮動小数点レジスタ(FPR)
浮動小数点条件コードレジスタ
単精度浮動小数点命令対の実行オプション(SIMD)
以下を持つメモリ管理ユニットのオプション：
TLBまたはBATのアドレス変換メカニズム
プログラマブルなページサイズ
キャッシュオプション：
- 命令/データキャッシュのオプション
- ライトバックまたはライトスルーのデータキャッシュオプション
仮想または物理的なアドレッシング
非イントルーシブなデバッグのためエンハンストJTAG(EJTAG)をサポート

ご不明点・ご質問に関しましては、こちらまでお問い合わせください。

ニュース・リリース
ミップス･テクノロジーズは、世界中のMIPS-Based™ 製品を認証するためのMIPS-Verified™ プログラムを発表