ＭＩＰＳ３２® アーキテクチャ

MIPS32® アーキテクチャは、32ビットエンベデッドプロセッサの新しい性能指標を確立します。これは、次世代高性能MIPS® プロセッサへの道筋を示すMIPS Technologiesのロードマップの基礎となるもので、MIPS64® 64ビットアーキテクチャに対して上位 互換性があります。MIPSアーキテクチャは、強固な命令セットや32ビットから64ビットのスケーラビリティ、幅広いソフトウェア開発ツール、そしてMIPS Technologiesの多数のライセンシーから得られる広範なサポート故に、業界をリードするエンベデッドアーキテクチャとなっています。MIPS32アーキテクチャは、以前のMIPS I™ およびMIPS II™ 命令セットアーキテクチャ(ISA)のスーパーセットであり、実績に証明されたメモリ管理と以前は64ビットのR4000™ /R5000® 、そして特に組み込み用途のために作られた新しい強力な命令を組み込んでいます。強力な新しい特長を組み込み、特権モード命令を標準化し、過去のISAをサポートすることにより、MIPS32アーキテクチャは、32ビットMIPSプロセッサをベースとする今後の開発全てに、強固で高性能な基礎を提供することになります。

MIPS32アーキテクチャは、固定長に規定された命令セットに準拠し、ロード/ストア・データモデルを使用しています。このアーキテクチャは、最適化された高級言語の実行をサポートするように最適化されています。算術演算および論理演算では、3オペランドフォーマットを使用し、コンパイラが複雑な命令列を最適化できるようにしています。32個の汎用レジスタを利用できるため、コンパイラは、頻繁にアクセスするデータをレジスタの中に置いておくことによりコード生成の最適化をさらに進めることができます。

MIPS32アーキテクチャは、広く普及しているR4000/R5000クラスの64ビットプロセッサから特権モードの例外処理およびメモリ管理機能を取り込みました。1セットのレジスタは、キャッシュ、MMU、TLB、その他各コアに実装されている特権機能の配置を反映しています。特権モードとメモリ管理を標準化し、情報をコンフィギュレーションレジスタ経由で提供することで、MIPS32アーキテクチャでは、リアルタイムOS、その他の開発ツール、アプリケーションコードは、一度実装すればMIPS32/MIPS64両ファミリーの様々なメンバーで再度使用できるようになっています。

高性能なキャッシュおよびメモリ管理方式の柔軟性は、引き続きMIPSアーキテクチャの長所です。MIPS32アーキテクチャは、はっきりと定義されたキャッシュ制御オプションによってこの長所をさらに広げています。命令およびデータキャッシュのサイズは、256バイトから4Mバイトまで変化させることができ、データキャッシュは、ライトバックまたはライトスルーいずれかの方式を採用することができます。またキャッシュ無しのオプションも指定できます。メモリ管理メカニズムは、TLBまたはブロックアドレス変換(BAT)のいずれかの方式を選べます。TLBを採用すれば、MIPS32アーキテクチャは、Windows® CEのメモリ管理要求を満たします。

増え続けるエンベデッド市場の計算要求は、集中データ処理、データストリーミング、述語オペレーションを追加することで満足させます。条件付データ移動およびデータキャッシュプリフェッチ命令を導入し、通信やマルチメディアで使用する際のデータスループットを改善しています。固定小数点DSPタイプの命令により、マルチメディア処理がさらに改善されています。これらの新しい命令はMultiply、Multiply andAdd、Multiply and Subtract、および"count leading 0s/1s"を含み、オーディオ、ビデオ、マルチメディア等のデータストリームの処理性能を、システムにDSPハードウェアを追加することなく改善することができるようになっています。
パワフルな浮動小数点命令により、いくつかのDSPアルゴリズムの処理やリアルタイムのグラフィック計算のタスクを高速化しています。浮動小数点演算をソフトウェアでエミュレートするオプションもあります。最後に、システムインテグレーションのタスクを簡単にするため、MIPS32は、EJTAG(Extended JTAG)を非イントルーシブ、オンチップ、リアルタイムのデバッグシステムとして使用するオプションを定めています。

特長

• MIPS I™ /MIPS II™ のISAと完全互換
• 条件移動およびデータプリフェッチ命令で機能向上
• DSPオペレーションを標準化：multiply(MUL)、multiply and add(MADD)、およびcount leading 0/1s(CLZ/O)
• 特権キャッシュ・ロード/コントロール・オペレーション
• MIPS64アーキテクチャと上位互換
• ほとんどのフォーマットの3オペランド命令(3レジスタ、2レジスタ＋イミディエート)、分岐/ジャンプオプション、遅延ジャンプ命令を備えた強固なロード/ストアRISC命令セット。
• 32個の汎用32ビットレジスタ(GPR)
• 2個の乗算/除算レジスタ(HI and LO)
• オプションの浮動小数点サポート：
• 32個の単精度32ビットまたは16個の倍精度64ビット浮動小数点レジスタ(FPR)
• 浮動小数点条件コードレジスタ
• 以下の付いたオプションのメモリ管理ユニット：
  • TLBまたはBATのアドレス変換メカニズム
  • プログラマブルなページサイズ
  • キャッシュオプション：
  • 命令/データキャッシュのオプション
  • ライトバックまたはライトスルーのデータキャッシュオプション
  • 仮想または物理的なアドレシング
  • 非イントルーシブなデバッグのためエンハンストJTAG(EJTAG)をサポート

MIPS32互換プロセッサは、高性能、低消費電力のシステムオンチップ（SOC）組み込み用途を目標としています。

セキュリティデバイス

• スマートカード
• スマートカード・リーダー
• Point of Deployment (POD) 機器

デジタルコンシューマデバイス

• デジタルカメラ
• セットトップ・ボックス
• ゲームのプラットフォーム
• DVDプレイヤ

OA

• プリンタ
• コピー機
• スキャナ
• 多機能周辺機器

その他

• 工業用制御装置
• 大容量記憶装置システム
• 自動車システム
• ナビゲーション(GPS)
• PC周辺機器
• グラフィックシステム
• 専用端末(POS、ATM、e-キャッシュ)