ミップス・テクノロジーズは、MIPS® アーキテクチャへの
新しいマルチスレッド拡張で、システム性能を大幅に向上
高性能、プログラマブル性やマルチ処理を含む SOC設計向けの完全なソリューションを提供
米国カリフォルニア州サンノゼ、Microprocessor Forum発 ─ 2003年10月13日 ─ミップス・テクノロジーズ（NASDAQ：MIPS、MIPSB、日本支社：東京都港区、支社長：中上
一史）は、本日、MIPS® MT ASE（特定アプリケーション向け拡張機能）である、業界標準アーキテクチャへの新しいマルチスレッディング拡張を発表しました。SOC設計へのマルチタスク・アプローチの優位性を活用することが出来るアプリケーションにおいて、高いプロセッサ効率を通じて、システム性能を大幅に向上させることが可能となります。このMIPS
MT ASEは、MIPS-based™ 設計を行っているシリコン・ベンダー向けに開発されたもので、MIPS32® およびMIPS64® を、組み込み市場で唯一完全なSOCソリューションを提供可能なアーキテクチャとします。
今日の機能豊富な機器は、優れたユーザー使用感覚を実現するために、より多くの機能を集積しています。しかしながら、従来の単一プロセッサ・アプローチでは、オーディオやビデオ・アルゴリズムを処理するための並行データ操作や、シェアされたマルチタスキング計算環境などといった、これらのアプリケーションが必要とする特有の平行性に対応することが出来ませんでした。この傾向は、データのマルチプル・スレッドを介して、使用されていないプロセッサのバンド幅を分割して使用出来るようにすることで、システム全体の性能を向上させるためのマルチスレディング技術の採用を半導体メーカーに余儀なくしています。結果は、少ない時間と、もしくは、または、少ないプロセッサで作動が可能な並行データ・ストリームとなります。
Silicon Insider、技術分析兼編集者、Jim Turley氏のコメント：
「認知度の高いMIPSアーキテクチャへのマルチスレッディングの追加は、マルチスレッディングRISCプロセッサ王朝時代の幕開けとも言えるでしょう。MIPSアーキテクチャ20年の歴史の中で重要な前進であり、非常に画期的な出来事です。新しいタイプのアプリケーションの可能性を実現することの出来るMIPS-based設計への全く新しい機能が追加されたのです。」
Semico Research、チーフ・テック・オフィサー、Tony Massimini氏のコメント：
「マルチスレッディングは、より優れたプロセッサ効率を提供するために、同数のクロック・サイクルにより、高い性能を提供します。同時に、ダイサイズの削減も可能にするので、設計全体のコストや消費電力の削減にも繋がります。更に、業界標準アーキテクチャがベースとなっているので、幅広いサードパーティーのソフトウェアを使用することができ、開発期間の短縮も可能となります。」
ミップス・テクノロジーズ、エンジニアリング担当副社長、ビクター・ペンのコメント：
「MIPSマルチスレッディングASEは、業界標準アーキテクチャ上における、より高いレベルのシリコンおよびコスト効率を認識してもらえるステップだと思います。この新たなアーキテクチャの拡張は、M4Kコアなどに用いたシングルチップ・マルチコアSOCを応用いただくお客様へ、更に幅広いソリューションを追加するものです。」
MIPS MT ASEの特長
業界標準アーキテクチャ上で使用可能なMT ASEは、組み込みのマルチタスキング設計において、将来的な投資の削減や、MIPSアーキテクチャ向けの幅広いハードウェアとソフトウェア・サポートの活用を可能にします。MIPS
MT ASEは、2つのレベルのマルチスレッディング機能を、独自の方法で組み合わせています。
- バーチャル・プロセス・エレメント：この機能では、2つのバーチャル・プロセッサが、ソフトウェア・ベースに対して独立コアとして見せながら、共通のリソースをシェアできます。よって、もしも1つ目のバーチャル・プロセッサが立ち往生した場合、2つ目のバーチャル・プロセッサが活用していないリソースを使用出来ます。
- ファイン・グレイン・スレッディング：この機能は、MIPS32およびMIPS64アーキテクチャへ追加された新しいMIPS MT ASE命令を使用したアプリケーションにおいて、並行処理を可能にします。これらの命令の優位性を使用するために設計されたプロセッサは､単純なRISC処理を用いて、既存のハードウェアを使用した個別のタスクの引き出しと制御を可能とし、処理効率を大幅に向上させることが出来ます。
MIPS MT ASEは、“QoS”、もしくは、“Quality of Service”スケジューリングも可能です。マルチスレッド・プロセッサの全体的な演算能力の一部へ1つ、もしくは、複数のリアルタイム・スレッド割り当て、実行します。非常に負荷の重いメディア処理向けとして、MPS
MT ASE QoSスケジューリングをCorExtend機能で拡張されたMIPS-based CPUへ応用することで、DSP拡張されたRISCプロセッサにおける大多数のスケジューリング問題を解決することが出来ます。
MIPS MT ASEの機能
スケーラブル・アーキテクチャ
- 大きいコア、小さいコアの両方へ応用が可能
- プロセッサ効率を向上
- メモリ、I/Oおよびコプロプロセッサ遅延を隠すことが可能
- 割り込み、もしくは、例外上の文脈のセーブ、もしくは、 セットアップの必要がない
ソフトウェア資産の活用
- マルチスレッド・アーキテクチャ向けに標準フレームワークを提供
- 新しいリソースを管理するためのシステム・コプロセッサ・インターフェース
- 既存のSMPソフトウェアと互換
- 平行性を管理するための標準命令セット意味論を提供
- 制御並行のための優れたファイン・グレインをサポート
- マルチコア設計におけるスレッドの移行を実現
柔軟性の高いスレッド・スケジューリング
- マルチプル・アルゴリズムのサポート
- ブロッキング、TDMA、同時マルチスレッディング、 ハードウェア・ベースのスワッピング
- 性能保証のためのリアルタイム／DSPおよびインタラクティブなスケジューリング・ドメインの切り離し
スレッドの移行
バーチャル・リソース・プール
- スレッド文脈がソフトウェアで表示されるため、アプリケーションおよびOSが大きな“バーチャル”スレッド・リソース・プールを見る
低価格な統合
アプリケーション事例
MIPS32® 24K™ コアを使用したマルチコアSOCソリューションと比較した場合、最大46％までシリコン・サイズを削減することが可能です。例えば、ビデオ解凍エンジンにおいては、アプリケーションがマルチプル・コアを介して分離することができ、それぞれがビデオのセグメントを処理することが出来ます。このアプリケーション特有であるデータ平行はプロセッサによって利用され、システム性能の向上を実現します。マルチスレッディングは、シリコン・サイズを46％も削減可能な上、同等、もしくは、それ以上の性能を可能にし、SMPソフトウェア・モデルを維持します。
更に、アーキテクチャのファイン・グレイン特性によって、ユーザー・アプリケーションは、同じタイプのアプリケーション並行を利用することが出来ます。単一のユーザー・プログラムは、並列する同じビデオ・アプリケーションで新しいRISC命令を利用することが出来ます。マルチプル・スレッドは、単一のユーザー文脈内で、作成および制御することが可能です。
今日のSOCにおいて、コントロール・プレーン機能は、後方が共通のプロセッサによって分割される際には生成が難しい既知の遅延や性能特性を要求すると、データ・プレーン機能切り離されてしまいます。MIPS
MT ASEは、特定のタスクへのプロセッサ・バンド幅の確実な割り当てを可能にします。マージされたコントロールとデータ・プレーンにおいては、データ・タスクへの75％のプロセッサ・サイクルを確実に実現し、早急な処理を必要としないコントロール・プレーン機能を後回しにすることが出来ます。
供給状況
MIPS MT ASEは、MIPS32およびMIPS64 ISAライセンシーにのみ供給可能です。また、この機能は、今後の32および64ビットMIPSコアに搭載される予定です。
ミップス・テクノロジーズについて
ミップス・テクノロジーズは、デジタル家電およびネットワーク・アプリケーション用の業界標準プロセッサ・アーキテクチャおよびコアを提供するリーディング・カンパニーです。ミップス・テクノロジーズは、32ビットおよび64ビットのエンベデッドRISCソリューションを提供する最大のアーキテクチャ・アライアンスを形成しています。ミップス・テクノロジーズは、半導体企業、ASICベンダー、およびシステムOEMに自社の持つ知的所有権をライセンスしています。ミップス・テクノロジーズとそのライセンシーは、スタンダード、カスタム、セミカスタム、および特定用途の製品に使われる確実でスケーラブルなプロセッサを、幅広く提供しています。ミップス・テクノロジーズは、カリフォルニア州マウンテンビューに本社を設置しています。詳細につきましては、以下のウェブ・サイトをご参照ください。
http://www.mips.com
|
ハイライト [U.S.]
